产品说明

Triconex系统基于TMR专利技术，支持高达SIL 3并且通常用作安全系统而不是控制系统。

Tricon中的容错是通过三模冗余(TMR)架构实现的。Tricon可在组件出现硬故障或内部或外部瞬时故障时提供无错误、不间断的控制。Tricon采用完全三重架构设计，从输入模块到主处理器再到输出模块。每个I/O模块包含三个

独立支路的电路。输入模块上的每个引脚读取过程数据，并将该信息传递给各自的主处理器。三个主处理器使用一种称为TriBus的专有高速总线系统相互通信。每扫描一次，三个主处理器通过TriBus与它们的两个邻居同步和

通信。Tricon表决数字输入数据，比较输出数据，并将模拟输入数据的副本发送到每个主处理器。主处理器执行用户编写的应用程序，并将应用程序生成的输出发送到输出模块。除了对输入数据进行投票，TriBus还对输出数据

进行投票。这在尽可能靠近现场的输出模块上完成，以便检测和补偿Tricon表决和驱动至现场的最终输出之间可能出现的任何误差。